3.6、高速ADC结构和工作原理x
时间：2020-11-10 04:25:04 来源：勤学考试网 本文已影响 人 
3.6高速ADC电路结构和工作原理
目前，高速ADC主要有逐次逼近型，并行比较型（闪烁型），分级型（半闪烁 型）和流水线型等几种电路结构。其中，逐次逼近型是较为经典的低成本电路结 构，主要用于中高速（V1MSPS分辨率在（10至16位）场合。并行比较ADC是 现今速度最快的模/数转换器，采样速率可达到1GSP?上，本节主要介绍后几 种。
3.6.1并行比较型（闪烁型）模数转换器（Flash ADC）
并行ADCS常也称为“闪烁式” ADC它由电阻分压器、比较器、缓冲器及编 码器四部分组成。这种结构的AD（所有位的转换是同时完成的， 其转换时间主要
取决于比较器的开关速度、编码器的传输时间延迟等。增加输出代码对转换时间 的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的 数量很大的精密分压电阻和比较器电路。
输出数字增加一位，精密电阻数量就要 增加一倍，比较器也近似增加一倍。
例如，n位的ADCI要『个精密电阻和2n- 1个并联比较器。分压电阻网络的
电压彼此相差1个最低有效位V/2n。原理电路如下图所示
肆考电压1令WA A""个叱较券
■
■
井If ADC转換曲埠團
闪烁式ADC要实现快速转换，每个比较器必须在相当高的功率状态下工作 如果要求提高其分辨率，除了增加比较器和电阻器的数量以外， 基准电阻链上的 每个电阻值都要很低，以对快速比较器提供足够大的偏置电流， 从而要求基准电 压源必须提供相当大的电流（＞10mA。因此闪烁式ADC存在的问题是有限的分辨 率，功耗大和芯片尺寸大（从而成本高）。
闪烁式ADC勺分辨率受管芯尺寸、过大的输入电容、大量比较器所产生的功 率消耗等限制。结构重复的并联比较器如果精度不匹配， 还会造成静态误差，如
会使输入失调电压增大。同时，这一类型的AD（由于比较器的亚稳态、编码气泡， 还会产生离散的、不精确的输出，即所谓的“火花码”。这类 ADC勺优点是模/
数转换速度最高，缺点是分辨率不高，功耗大，成本高。
注解：“火花码”
根据闪光式ADC勺电路结构，在使用时应该考虑所有的静态误差源和动态误 差源。静态误差源主要是比较器输入失调电压的变化会影响 ADC的直流线性误
差。动态误差主要包括：比较器的延迟和带宽之间的失调会降低 ADC的SNR和
ENOB每个比较器的输入端都有一个与输入信号相关的压变结电容， 在输入高频
信号时，它会降低ENOB并产生较大失真。另外还包括布线不合理造成的寄生电 容的影响。
闪电式ADC还易于产生离散的、不确定的输出，即所谓的“火花码”。
火花码主要有两个来源：
2n-1个比较器的亚稳态
温度计编码气泡
不匹配的比较器延迟会使逻辑1变为逻辑0 （或反之），这如同温度计中出 现了一个气泡。由于ADC中的优先编码单元 无法识别这种错误，经过编码后的输 出同样会出现“火花”。
芯片举例：
实际上闪烁式ADC分辨率最高可达到10位，一般为6?8位。最高采样速 率可高达500MSPS全功率带宽＞300MHzADI公司闪烁式ADC典型产品有，AD9066
（6 位，60MSPS, AD9002 （8 位，150MSPS, AD9048（ 8 位，35MSPS, AD9060
（改进的半闪烁式ADC输入比较器数目节省一半，10位，75MSP）
AD9002闪烁型8位150MSP（高速单片ADC
FEATUftES
150 MSPS EntM 肋怛
Low Iripul CapadtMiCP： 17 pf
Low Power: 750 mW
-5.2 V Single Supply
M IL-STD-8S3 Compliant Versions Avail.ah1?
APPLICATIONS
KscUi Systems
Diyital Oscillos^opes/ATE Equipiwnt
L^ts^r/R-adtir Warning Ft?c?iv电『5
Digital Radio
Fl?cTroni? Warfar? (ECMr ECCMr ESN}
Communication 'Signal Intellic^nce
Radar Warning Receiver :雷达信号预警接收机;
Warfare :电子战;
FLlNCTIftNAL RL* h .K 1HAGRAM
* Vm MirCM)a91N
* V
m Mir
CM)
a
9
1
N
d
￡
* 1* 1
If
GENER AL DFSfflIPnON
Tlw AD9002 Is an S-Nr tilj?h ipd. anabg-^u-dlglTaJ comr?rrer. The ADW0￡ h fabfkated m an advaxed bipolar process whkh sillows cpKfttion at sawplln^ raips in 呼g of 150 ucui± Fu net Io rally, rh? AD0002 K ecn^rlBwi of 256 puilld ccrnparalor vrhese cilputs arc d?cad?d to driva Ax? ECL
campatible output latches.
3.6.2半闪烁式ADC
现代发展的高速ADC电路结构主要采用这种全并行的ADC但由于功率和体积 的限制，要制造高分辨率闪烁式ADC是不现实的。由两个较低分辨率的闪烁式ADC 构成较高分辨率的半闪烁式AD（或分级（流水线）型AD是当今世界制造高速AD啲 主要方。下图所示是一个8位的两级并行半闪烁式ADC勺原理框图。其转换过程 分为两步：第一步是粗量化。先用并行方式进行高4位的转换，作为转换后的高4 位输出，同时再把数字输出进行 DAC专换，恢复成模拟电压。第二步是进一步细 量化。把原输入电压与DAC专换器输出的模拟电压相减后，对其差值进行 16倍放 大再进行低4位的ADC转换。然后将上述两级ADC专换器的数字输出并联后作为总 的输出。这样，在转换速度上作出了一点牺牲，但解决了分辨率提高和元件数目 剧增的矛盾。
半闪烁式ADC」肌理閨
芯片实例：AD9060 10位75MSPS A/D专换器
FEATURES
Monolithic 10*Bit/75 MSPS Corverter
ECL OUtpUls
Bipolar (±1,75 V) Analog In put
57 ClB SNR @ 2.3 MHZ Input
Low (45 pF) Input Capacitance
MIL-5TD-S83 Compliani Versions Available
APPLICATIONS
Digit启I Oscilloscopes
Medical Imaging
Professional Video
Rjdar Warning/Gutdance Systems
Infrared Systems
GENERAL DESCRIPTION
The AD9060 A/D converter Is a 10-bit monolithic converter ca pable ct word rare? of 75 MSPS and abovp Tnnnvative arrtiitec- turt? using !j!2 input conipcirators iiisuad cl tiw uadiiional 1024 required by oth^i' fla^h cotivei rs reduce-s input capacitance and improves ljriearity
Inputs and outputs are EC L-compatibk? which mak^s the AD9(XjO the reconmiended clioice for s^siems vvjih conversion rates >3l) MSPS to miiniiiize system noise. An overflow bit iv provided to indicate analog input signals greater than +VSENSE.
Voliage sensp Miips arp providpd io ensunp acciiratt1 driving of t1i? ±\ ref voliagos applied to die units Quarlei'point taps on the resistor ladder he]p optiinize llie Liiteg^al linearily of tlle unit.
FimCTIONALBlA'K.K DIAGRAM
C'.'E^LOft:\*FW： J- M-u i?—Fttl:I%：聲cit毒:>MSB LMEIN7fflT INT/ERT
C'.'E^LOft
:\
*
FW： J- M-u i
?
—
Fttl
:I
%：
聲c
it
毒:
>
MSB LME
IN7fflT INT/ERT
—(SMB—I
D E
C O
D E
L Q
G
l
G
OWERFILDW
IL
A
T
C
H
/
MCIM
6o
■
CWSFLO^
Di
q
□D ■花呵
0—0
叫 *v* GROUND
363分量程或流水线型ADC
将半闪烁型ADC1 一步发展，就产生了流水线型 ADC(Pipeline)，也称为子 区式ADC它由若干级电路串联组成，每一级包括一个采样 /保持放大器、一个 低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级 间放大器。快速精确的n位转换器分成两段以上的子区(流水线)来完成。首级 电路的采样/保持器对输入信号取样后先由一个m位分辨率的粗ADC寸输入进行量 化，接着用一个至少n位精度的乘积型数模转换器MDA产生一个对应于量化结果 的模拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平， 并将差值 精确放大某一固定增益后送交下一级电路处理。
经过各级这样的处理后，最后由 一个较高精度的K位细ADC寸残余信号进行转换。将上述各级粗、细 ADC勺输出组 合起来即构成高精度的n位输出。下两图分别为一个14位5级流水线型ADC勺原理 图和每级内部结构图。
皿也散T输出
14碰5级流水线空A DC康理閨
流水线型ADC、须满足以下不等式以便纠正重叠错误：
I * m + k > n
式中，I为级数，m为各级中ADC勺粗分辨率，k为精细ADC勺细分辨率，而n是流水 线ADC勺总分辨率。
流水线AD（不但简化了电路设计， 还具有如下优点：每一级的冗余位优化了 重叠误差的纠正，具有良好的线性和低失调；每一级具有独立的采样 /保持放大 器，前一级电路的采样/保持可以释放出来用于处理下一次采样， 因此允许流水 线各级同时对多个采样值进行处理， 从而提高了信号的处理速度，典型的为转换
时间＜10Ons；功率消耗低；很少有比较器进入亚稳态，从根本上消除了火花码和 气泡，从而大大减少了 ADC勺误差；多级转换提高了 ADC勺分辨率。
同时流水线型AD（也有一些缺点：复杂的基准电路和偏置结构；输入信号必 须穿过数级电路造成流水线延迟；同步所有输出需要严格的锁存定时；对工艺缺 陷敏感，对印刷线路板更为敏感，它们会影响增益的线性、失调及其它参数。
目前，这种新型结构的ADC在尺寸、速度、分辨率、功耗和设计难度等方面 提供了很好的平衡，已经引起大多数模数转换器制造商和设计得的关注。 主要应
用于：对于总谐波失真（THD、无杂散动态范围（SFDR和其它频域特性要求较 高的通信系统；对于噪声、带宽和瞬态响应速度等时域特性比较感兴趣的 CCD
成像系统；以及对时域和频域参数（如低杂散和高输入带宽）都要求较高的数据 采集系统。
目前已有几家制造商可以提供这种产品。
流水线ADC可以提供颇具吸引力的 速度、分辨率、低功耗和很小的芯片尺寸（意味着低价格）。
下图是MAXIM公司研制的14位流水线型ADC的内部结构图。它能够提供高 速、高分辨率等优异性能，并且还具有令人满意的功率消耗和很小的芯片尺寸。
经过合理的设计，它们可以提供优异的动态特性。
$K>HALGAIN-0F』OP AMP AMPt flES RESCUEU-RJr. [WOSCOMPLfMFMTDArA OUTP
$K>HAL
GAIN-0F』OP AMP AMPt flES RESCUE
U-RJr. [WOSCOMPLfMFMTDArA OUTP il
芯片实例：AD9220AR 12位10MSPS A/D转换器
FEATURES
Monolithic 12 Bit A/D Converter Product Family
Family Members Are: AD922L AD9223. jtnd AD9220 Flexible 阴叫叩凹 Rates: 1.6 MSPS, 3.0 MSPS and
10.0 MSPS
Low P^wer [>i^sip?tion; 59 mW, 1Q0 mW 250 mW Single +5 V Supply
Integral Nonlindaritv Error: 0.6 LSB
Dif(?r@ntul Nonlinearity Error: 0.3 LSB
Input Referred Noiso: 0.09 LSB
Complete; On-Chip San?ple-and-Hold Amplifier and Voltage reference
Signal-1o-Noi&e and Distortion Ratio： 70 dB
Spurious-Free Dynamic Range: 86 dB
Oinof-H 合ng 住 Indi^^tor
Straight Binary Output Da怡
2S-Lead SOIC and 28丄毗(I SSOP
FUNCTIONAI. RI OCiK DIAGRAM
VINA
VINB
CAPT
CAPB
VREF
SFK9E
MDAC1 glhl = 1
LX
[JI(3(TAL CO ERECTION LOGIC
kDica gw = a
AVDIC —O—
口 VOID
心AIM = J
A
1 g
MODE SELECT
AD9221/AD92237AD9220 V
OUTPUT BUFFERS
-o-
CML
-O— DUSS
-O-
OTR 目仃1 1MSB) an 12
ILSB)
Figure 1. Timing Digram
