微机接口-8253定时器实验报告
时间：2020-11-01 16:30:49 来源：勤学考试网 本文已影响 人 
------------- 精选文档 -----------------
浙江工业大学计算机学院
实验报告
实验名称 8253 定时器实验
姓 名
学 号
班 级
教 师
日 期
可编辑
------------- 精选文档 -----------------
一、实验内容与要求
1.1 实验内容
计数器方式 2 实验：将 8253 芯片的计数器 0 的工作方式设置为方式 2 ，计数器初值为 N ，
用手动开关逐个输入单脉冲，编程使计数值在屏幕上显示，并同时用 TPC-USB 平台上的 LED
灯观察 OUT0 电平变化（当输入第 N 倍数个脉冲后 OUT0 变低电平， LED 灯由亮变灭，其余
脉冲 OUT0 都是高电平， LED 灯都处于亮状态） 。
计数器方式 3 实验： 将计数器 0 、计数器 1 的工作方式分别设置为方式 3，计数初值设为
1000 ，并同时用 TPC-USB 平台上的 LED 灯观察 OUT1 电平变化（频率 1Hz ）。
1.2 实验要求
具有一定的汇编编程的基础，能编写一些基本语句来实现实验。实验前根据实验流程图，写出对应代码；
要了解 8253 定时 / 计数器芯片内部结构和外部引脚，了解芯片的硬件连接方法、时序关系、各种模式的编程及应用，能熟练地对其进行编程；
熟悉实验平台 TPC-USB 了解各个接口的名称与功能， 进行实验时能快速并正确地连接好实验电路；
计数器方式 2 实验：连接 PC 与 TPC-USB 平台，用微机实验软件运行程序，用手动开
关逐个输入单脉冲，在屏幕上能一次显示计数值，当输入第 N 倍数个脉冲后 OUT0 变
低电平， TPC-USB 平台上的 LED 灯由亮变灭，其余脉冲 OUT0 都是高电平， LED 灯
都处于亮状态；
计数器方式 3 实验：连接 PC 与 TPC-USB 平台，用微机实验软件运行程序， TPC-USB
平台上的 LED 灯能周期性地亮灭，频率为 1Hz 。
可编辑
------------- 精选文档 -----------------
二、实验原理与硬件连线
2.1 实验原理
1、 8253 定时 / 计数器芯片的内部结构：
D7-D0
数据总线缓
冲器
CLK
0
计数器 0
0
GATE
OUT0
A0
读/ 写控制
A1
逻辑
CLK1
RD
WR
计数器 1
GATE1
OUT
CS
1
控制字
CLK2
寄存器
计数器 2
2
GATE
OUT2
图 1 8253 内部结构图
数据总线缓冲器：
三态双向 8 位寄存器，与系统数据总线相连，可寄存以下 3 种数据：
CPU 向 8253/8254 写入的工作方式命令字；
CPU 向计数寄存器写入的计数初值；
从计数器读出的当前计数值。
读 / 写控制逻辑：
接收 CPU 发来的读、写、片选和地址信号，选择相应的寄存器，进行读写操作。
控制字寄存器：
接收 CPU 发来的控制字（只写） 。
控制字的功能：
可编辑
------------- 精选文档 -----------------
选择计数器；
确定计数器的工作方式；
? 确定计数初值的格式（高低 8 位或 16 位）；
确定计数格式：二进制或 BCD 格式。
计数器 0~2 ：
个结构相同、相互独立的计数器。
每个计数器包含一个 16 位初值寄存器、一个 16 位减 1 计数器和一个 16 位输出锁存器。
计数器内部结构如下图所示：
计数开始前需写入初值。
同时该值被送入减 1 计数
16
器。MAX = 2 -1。
计数过程中，初值寄存器中的值保持不变。
条件满足时，
16位计数初值寄存器
每个 CLK 计数减
1。减为 0 时， OUT
控制单元 16位减 1计数器
端输出波形。
CLK GATE OUT 16位当前计数值所存器
锁存减 1 计数器的值，以供读出和查询。
若想获取当前计数值，不能直接从减 1 计数
器读出，而是必须先锁存，再从锁存器读出。
2 、 8253 的工作方式：
8253A 一共有 6 种工作方式：
方式 0 ——计数期间低电平输出（ GATE 高电平时计数）
方式 1 ——计数期间低电平输出（ GATE 上升沿重新计数）
可编辑
------------- 精选文档 -----------------
方式 2 ——周期性输出负脉冲
方式 3 ——周期性输出方波
方式 4 ——软件触发输出单脉冲
方式 5 ——硬件触发输出单脉冲
种工作方式的区别在于：
输出波形不同。
启动计数器的触发方式不同。
计数过程中门控信号 GATE 对计数操作的影响不同。
本次实验要用到的是方式 2 和方式 3：
方式 2 ——周期性输出负脉冲：
1） 向计数器写入方式 2 控制字后， WR 的上升沿使 OUT 信号变高。写入初值后，在 CLK
下降沿进行减 1 计数。减为 1 时， OUT 变低并维持一个周期，然后又变高，并自动装入初
值重新计数。工作时序如图 2 所示。
CLK
方式 2 初值 n＝ 4
WR
GATE=1
4 3 2 1 4 3 2 1
OUT
图2 方式2特点1工作时序
2） GATE 为高电平允许计数，为低电平终止计数。待 GATE 恢复高电平后，计数器将按原
来设定的计数值重新计数。工作时序如图 3 所示。
可编辑
------------- 精选文档 -----------------
CLK
方式 2
初值 n＝ 3
WR
GATE=1
3
2
1
3
3
2
1
OUT
图3 方式2特点2工作时序
3） 若在计数过程中写入新的计数初值不会影响正在进行的计数过程， 必须等计数器减到 1
之后，计数器才装入新的计数初值，并按新的初值进行计数。工作时序如图 4 所示。
CLK
方式 2 初值 n＝ 4 n＝3
WR
4 3 2 1 3 2 1 3
OUT
图4 方式 2特点 3工作时
