论文例文：FPGA动态自重构体系设计办法学研讨x
时间：2020-10-07 16:16:15 来源：勤学考试网 本文已影响 人 
论文范文：FPGA动态自重构体系的设计办法学研讨
1绪论
1.1课题背景自从Xilinx公司于20世纪80年代中期推出第一款现场可编程门阵列FPGA以来，可重构计算技术作为一种新的计算模式，因为其兼具硬件实现的效率和软件的可编程性而逐渐受到人们的重视。传统的电子系统设计方法可分成软件设计方法和硬件设计方法，其中软件设计方法主要应用于由微处理器、内存以及简单外设所组成的电子系统中，在这个系统中，微处理器在运行时按照预先设定好的指令序列逐条执行，其每条指令的执行都需要经过取指、译码、执行、访存、回写五个步骤，通过软件程序来完成大部分的逻辑处理和运算工作，外设只起辅助性作用;硬件设计方法则是充分利用硬件实现的高性能，主要通过硬件部件来完成大部分的逻辑和运算工作，处理器系统在这里只是起着辅助作用，协调系统中各硬件单元的运行。软件设计方法开发方便、灵活可变、易升级，但通常运行速度慢、效率低。硬件设计方法的优越性在于其针对特定任务的高速度和高效率，但是其开发成本高，缺乏灵活性，且不易升级。通常认为硬件设计和软件设计是分离的，但是FPGA可重构计算技术因其兼具软件设计的灵活性和硬件实现的高效性，从而将软件设计和硬件设计完美的结合起来。随着可编程器件容量根据摩尔定律在不断增加和电子设计自动化(EDA,ElectronicDesignAutomatic)的发展，可重构技术正迅速地成熟起来。可重构的概念最早由美国加利福尼亚大学洛杉矶分校的GeraldEstrin在20世纪60年代提出【’]，由于当时实现技术尚不完善，仅仅是一种设想，但这是首次将可重构硬件应用于处理器协同运算的理论。20世纪80年代到90年代是可重构技术研究的高潮，工业界和学术界纷纷提出各种可重构器件架构，并且随着半导体工艺技术的持续发展，使在单个芯片上实现复杂的可重构设计得以实现。
1991年Algotronix公司推出世界上第一台具有可重构技术的计算机[fzl，虽然没有取得商业化的成功，但是之后Xilinx公司收购了Algotronix，推出具备动态重构技术的可编程逻辑器件，与此同时多种支持可重构设计开发的EDA工具也在不断发展，可重构技术的研究在国际上得到工业界及学术界越来越多的关注。可重构系统的容错性及自修复性使其可以应用于比较恶劣的工作环境中，比如在航空航天领域中处于太空中的卫星，电子元器件可能由于宇宙射线的攻击而损坏，导致不能正常工作，采用人工维修几乎不可能，而可重构器件在这方面显示出它的巨大优势。澳大利亚的科学卫星FedSat号(2002年12月发射)就使用了可重构器件(Xilinx公司的FPGA)}3}，这也是可重构技术首次运用于航空航天领域。据报道，在2003年这颗卫星的一个传感器出现异常，科学家们通过在地面发送补丁的方法完成了对可重构器件中传感器控制算法的更新，从而保证了FedSat号的正常运行。采用可重构技术可以使芯片的使用寿命和可靠性大大提高，降低系统运行成本。在NASA的“机遇”号、“勇气”号火星车以及F22军用飞机等尖端科技领域都有可重构逻辑器件的身影。基于FPGA的动态重构技术，就是利用FPGA可重复编程配置的特点，通过时分复用的方式利用FPGA内部的逻辑资源，使在时间上不连续的逻辑电路功能模块能在同一片FPGA中按时间顺序地实现[4]。传统的基于SRAM工艺的FPGA只能实现静态重构，在重构过程中原有的逻辑功能被丢失，然后再建立新的逻辑功能，在时间上是不连续的，系统在这段重构时间里是中断的，重构前后的系统没有连接关系及数据交互。要实现系统功能重构前后的动态连接、提高芯片资源利用率以及实现高速的配置，就需要有不同于传统FPGA重构的新技术—FPGA动态重构技术。
1.2课题研究的目标与意义在完成硕士课题的过程中，通过大量的前期调研和论文查阅，对国内外相关技术的最新研究动态和研究成果有了较深入的掌握，直接的体会就是国内在可重构技术方面与欧美国家之间还有很大的差距。可喜的是国内在这方面的研究越来越活跃，相关研究机构和大学纷纷投入研究力量。对于动态自重构技术，国内的研究还比较少。较之欧美国家在这方面深入的研究、在航空航天和军事上的应用以及大量的研究论文及原型平台的推出，我们唯有奋起直追。本文中提出了一种动态自重构系统的设计方法，有效缩短了设计时间、有利于进行复杂系统的设计而且方便反复修改以提高系统性能。动态重构技术特征代表了一种新的设计思想:即利用有限的硬件资源实现大规模系统功能，分时复用硬件资源，使其能在系统运行时，内部逻辑在时间上可以交替变换[s]，由空间上完整的逻辑功能转变为在时间上完整的系统逻辑功能。动态重构技术应用在航空航天领域中将极大提高系统中电子器件的使用寿命和系统的可靠性:通过对硬件系统的在轨修复更新，避免错误的发生，延长使用寿命;通过硬件重构使运算算法实现在轨优化，提高系统性能，增强系统可靠性。另外重构技术可以使同一硬件应用于多个科学任务;可重构微处理器可以自适应地根据任务要求改变功能[[6]等。这种设计理念将减少任务的风险，提高系统的可靠性，减少研发费用，并且缩短研发周期。随着计算机技术的不断发展，对CPU性能、功耗等的要求也越来越苛刻，随着FPGA制造技术及EDA工具的不断推陈出新，将FPGA应用到计算机架构中己成为业界寻求解决CPU架构瓶颈的一个突破口，可重构计算机有望成为未来计算机的发展方向。
参考文献
[1] Estrin G.Reconfigurable computer origin:the UCLA fixed-plus-variable (F+V)structure computer [C].University of California at Los Angeles, Piscataway:工EE Educational Activities Department,2002:3-9.
[2] /wild/Reconfigurable_ computing.
[3] /wiki/FedSat.
[4] Michael B. A reconfigurable computing primer[EB/OL]//Multimedia System Design, San Francisco:Miller Freeman,1998:44-47.
[5〕徐新民，吴晓波，严晓浪.现场可编程门阵列动态重构卜的低功耗研究「J].浙江大学学报(l:学版)，2007，第41卷(第2期).
[6」周盛雨.基于FPGA的动态部分重构系统的实现「D].中国科学院研究生院，2007.
[7」刘金水.高密度可编程逻辑器件技术及其新进展[EB/OL〕计算机世界报，1994 (16).www2. ccw. com. cn/1994/16/128067. shtml.
[8] Actel’s ProAS工C Family-the Only ASIC Design Flow FPGA.2001. http://www. actel. com/documents/ProASICpib. pdf.
[9]郑友泉现场可编程门阵列〔EB/OL].世界电子元器件，2005 (9). http://gec. eccn. com.
[10]安虹.超级计算机背后的英雄〔EB/OL].计算机世界报，2007, 1, 22，第B17版. http://www2. ccw. com. cn/07/0704/b/0704b05_ 3. html.
[11]Jtlrgen B, Adam D, Michael H. New tool support and architectures in adaptivereconfigurable computing[J}.VLSI-SoC 2007:134-139.
[12] Jilrgen B, Michael H. Dynamic Reconfiguration:Exploiting dynamic reconfiguration for power optimized architectures[M]//Henkel)，Parameswarn S. Designing EmbeddedProcessor
[13]覃祥菊，朱明程，张太锐，魏忠义.FPGA动态可重构技术原理及实现方法分析「J]。电子器 件，2004，第27卷(第2期)
[14] Miguel L.Silva, Joao Canas Ferreira. Support for partial run-time reconfiguration of platform FPGAs[J].Journal of Systems Architecuture,2006:709-726.
[15] Armando A, Aitzol Z, Unai B, et al. Tornado:A self-reconfiguration control systemfor core-based multiprocessor CSoPCs[J].Journal of Systems Architecture,2007:629-643.
[16] Xilinx，工nc. DS083:Virtex-II Pro and Virtex-II Pro X Platform FPGAs:CompleteData Sheet[EB/OL].v4.7, iVovember 5th, 2007./support/documentation/application_ notes.
摘要 4-5
Abstract 5
1 绪论 8-11
1.1 课题背景 8-9
1.2 课题研究的目标与意义 9-10
1.3 本论文的主要工作 10
1.4 论文的章节安排 10-11
2 FPGA可重构计算技术概述 11-27
2.1 FPGA的技术分类 11
2.2 FPGA可重构计算技术的概念 11-13
2.3 FPGA静态重构和动态重构 13-14
2.4 FPGA动态自重构 14-15
2.5 开发环境介绍 15-27
2.5.1 硬件开发平台 15-21
2.5.2 软件开发平台 21-25
2.5.3 测试平台 25-27
3 动态重构系统设计方法 27-50
3.1 早期动态重构设计方法 27-41
3.1.1 JBits动态重构设计方法 27-28
3.1.2 基于差异的动态重构设计方法 28-29
3.1.3 基于模块的动态重构设计方法 29-31
3.1.4 EAPR动态重构设计方法 31-40
3.1.5 早期动态重构设计方法总结 40-41
3.2 改进的动态重构设计方法 41-50
3.2.1 顶层HDL设计 41-44
3.2.2 子模块逻辑设计 44-45
3.2.3 处理器子系统设计 45-48
3.2.4 静态模块综合 48
3.2.5 顶层设计约束 48-49
3.2.6 区域分组、区域约束及时序分析 49
3.2.7 实现静态模块和重构模块 49
3.2.8 合并 49
3.2.9 配置文件转换 49-50
4 动态自重构多媒体信息处理系统设计 50-71
4.1 动态自重构的多媒体信息处理系统整体框架设计 50-52
4.2 动态自重构多媒体处理系统设计 52-67
4.3 结果与分析 67-71
4.3.1 观察现象 67-68
4.3.2 测试重构时间 68-69
4.3.3 改进方案 69-71
结论 71-72
参考文献 72-75
