• 领导讲话
  • 自我介绍
  • 党会党课
  • 文秘知识
  • 转正申请
  • 问题清单
  • 动员大会
  • 年终总结
  • 工作总结
  • 思想汇报
  • 实践报告
  • 工作汇报
  • 心得体会
  • 研讨交流
  • 述职报告
  • 工作方案
  • 政府报告
  • 调研报告
  • 自查报告
  • 实验报告
  • 计划规划
  • 申报材料
    • 当前位置: 勤学考试网 > 公文文档 > 申报材料 > 正文

    最新组合逻辑电路设计实验报告x

    时间：2020-11-22 12:46:14　来源：勤学考试网 本文已影响 人 勤学考试网手机站

    实验一组合逻辑电路的设计

    1. 实验目的 1，掌握组合逻辑电路的功能分析与测试

    以及舍入与检测2 ，学会设计以及实现一位全 /减加器电路，

    以及舍入与检测

    电路设计 。

    2. 实验器材

    74LS00

    74LS04

    74LS10

    74LS86

    74LS73

    74LS74

    二输入四与非门 六门反向器 三输入三与非门 二输入四异或门 负沿触发 JK 触发器 双 D 触发器

    3. 实验内容

    1>. 设计舍入与检测的逻辑电路：

    1. 输入： 4 位 8421 码 , 从 0000-1001 输入信号接 4 个开关，从开关输入。

    2. 输出：

    F2=1,当 8421 码>=0101（ 5）时，有输出 F1=1 当 8421 码中 1 的个数是奇数时，有输出

    F2=1,

    A

    口娱开吳:

    D

    划内?

    2>,设计一位全加/全减器 如图所视：

    接开吳

    S -

    A -

    B —

    Cin(s>

    当s=1，时做减法运算，s=0时做加法运算。

    　数，被减数，借位（加数，被加数，进位）

    Fl (S)

    F2 (Co)

    A,B,C分别表示减

    4.实验步骤

    1>.设计一个舍入与检测逻辑电路:

    做出真值表：

    电路框图

    舍入昌检测迄辑曳值表

    JL

    E

    c

    D

    Fl

    F2

    0

    0

    0

    G

    0

    0

    0

    0

    0

    L

    0

    1

    0

    Q

    1

    0

    0

    1

    0

    0

    1

    L

    D

    0

    0

    1

    0

    0

    0

    1

    0

    1

    0

    L

    1

    0

    0

    1

    1

    0

    1

    0

    0

    1

    1

    L

    1

    1

    1

    Q

    0

    Q

    1

    1

    1

    0

    0

    L

    1

    0

    作出卡诺图，并求出F1,F2

    Fl(>5)的卡楮(3和逻籟熬达式

    逍精棗达式：F1= aLbcbd

    F2（l怎奇数）韵卡褚旳和建轿表达式

    根据F1F2的表达式做出电路图:

    4*n

    16

    13

    F2>

    19/

    ZZS^4EL

    按照电路图连接号电路，并且验证结果是否与设计相符

    2,＞设计一位全加/全减器 做出真值表：

    F1的卡诺图

    F1卡诺图:

    输入2

    輪岀a

    S強制W

    珈

    C（低位进m

    Fl（和”

    F2（进借检冲

    Op

    0中

    Op

    g

    O+3

    2

    Op

    2

    Op

    A

    Op

    Op

    Op

    Op

    2

    2

    Op

    Dp

    D

    Op

    2

    "1

    2

    2

    2

    2

    3

    1^

    3

    l*1

    Op

    1^

    Op

    U

    CT

    Oq

    2

    Op

    Ip

    “

    2

    3

    如

    2

    Op

    2

    Op

    2

    0中

    Op

    2

    2

    0心

    2

    2

    Ip

    1^

    “

    0卩

    “

    2

    g

    Ip

    Op

    g

    2

    2

    2

    Op

    Oq

    2

    2

    1^

    2

    3

    Op

    g

    Ip

    2

    2

    2

    SA

    00

    01 11 10

    00

    0

    0

    0

    0

    01

    0

    1

    0

    1

    11

    1

    1

    L

    1

    10

    0

    1

    0

    1

    匱軒汞达式：F2= BC-B(S(±)A>C(S@A)

    全加冬减器电路说计

    按照电路图连接号电路，并且验证结果是否与设计相符

    5. 实验体会 通过这次试验，我了解了用仪器拼接电路的基本情况。懂得 了从电路图到真实电路的基本过程。在连接的时候，很容易因为 线或者门出现问题。

    • 考试时间
    • 范文大全
    • 作文大全
    • 课程
    • 试题
    • 招聘
    • 文档大全

    最新文章

    推荐访问